おもろいことしかやらない

🗣: バイクに乗ったり、ものづくりしたり、ひたすら寝たり。

令和元年基本情報技術者試験を振り返る

言い訳3行

アルゴリズムの正答率は77%、Java66%だった。
情セとセキュリティで死んだ
・ちょいちょい凡ミスが多かった
→午後で足を引っ張って死んだ、自己採点は60%&51%だった。

傾向

【午前】例年より難化傾向らしい。隣接行列、レジスタの16進数への符号化?問題などが出題される。ROIとかSEOポイズニングとか微妙なポイントの引っ掛けが出てきて、付け焼き刃の知識を嘲笑われている気がしてならない。
正答した問題については自信を持って説明できるが、わからんやつは本当にわからんかった。監査系の問いが若干多めだった?(ストラテジ苦手)

【午後】平年どおりの難易度らしい。
アルゴリズムJavaに時間を極振りしたので、情セとセキュリティの問題を読み上げ終わった頃にはつい他人事のようなテンションになってしまった。

対策

【午前】いつもの参考書と時事ニュースも見るか。

【午後】Javaは使わないとはいえ、メイン関数の例外宣言は正答しないとまずい気がする。アルゴリズム対策の本を続けてやるか。
ついにTCP/IPに手を出すことにする。
後半はいつも通り問題解きまくるコースで。


午前問題の問21

職場のH先輩に教えてもらった。
レジスタ、ストローブ、クロックなどの単語たちが完璧に説明できなくても解ける問題。

この

基本情報技術者試験 令和元年 問21
データを符号化する。ストローブが上がるところまでが観測範囲。

問題文

```
クロックの立ち上がりエッジで、8ビットのシリアル入力パラレル出力シフトレジスタの内容を上位方向へシフトすると同時に正論理のデータをレジスタの最下位ビットに取り込む。
また、ストローブの立ち上がりエッジで値を確定する。各信号の波形を観測した結果が図の通りである時、確定後のシフトレジスタの値はどれか。ここで、数値は16進数で表記している。
```


クロックの立ち上がりエッジで、8ビットのシリアル入力パラレル出力シフトレジスタの内容を上位方向へシフトする
→なんか論理シフトする内容なのはわかる

正論理のデータをレジスタの最下位ビットに取り込む
→booleanと仮定して、レジスタの最下位がtrue(1)
になる

また、ストローブの立ち上がりエッジで値を確定する。各信号の波形を観測した結果が図の通りである時、
→ストローブが凸している時データの内容が確定する

図から読み取れること
ストローブが凸しているところまでのクロックは9回立ち上がっている
→9回論理シフトと最下位ビットへの書き込みが行われる

図に照らし合わせてクロックのエッジのタイミングを2進数で表現する

0000 0001←1回目

0000 0011
0000 0110
0000 1100

1000 1101←9回目のシフトと書き換え

これを2進数から16進数で表現する。

1000 1101

1000→2の7乗で128
1101→2の3乗 2の2乗 2の0乗で13
128+13=141

141/16=8 141%16=13
13→16進数でD

8D イが正解


先輩マジ天才です。
これをあっさり解く先輩がおわす弊社のエンジニアについてはこちらからどうぞ。笑